### This Page Is Inserted by IFW Operations and is not a part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

#### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

1 .	1 ) <u>\$</u>		* * ,	, <del>=</del>		
					•	
			. A %		•	
					1	
٠.						
		•				•
37 10 10 10 10 10 10 10 10 10 10 10 10 10	¥ .					
					Tarangan	
3/12		ž. ,		+	odi, Sot	
ř.	1					
	* .	* _ *				х.
				****	· ·	
*	70 Y		Cally Call			
L,	. 10				*	
	. *		* · · · · · · · · · · · · · · · · · · ·			, p
		· · ·				
19.8	•					•
1	. A. ***				•	
7. 7.			· • • • • • • • • • • • • • • • • • • •		4 · 9	
\$						
\$						
						*
						•
7. 1.		•		14		
Z.K.						
9		, A.				
. E. 1						
194	al la company		* * * * * * * * * * * * * * * * * * * *	* 0-		
4			0 * *			*
·	8	g	, q	A		8.
the fi			•			
refere	y	C		7. Tage	A STATE OF THE STA	
Loren .				*		
	* * * * * * * * * * * * * * * * * * * *				<i>₽</i>	
8.	et.			4 3		
12 12	\$96			* (		
		* .		1		
7	ē.	2.	Ps.			
	*					*
	*		i v			
2.5						* * * *
			*			
***	•	*		70 g a Sa		•
		ý.	• **			
F . W				22.	*	
*			* *	* *		
7			, i			
<b>5</b>	*			* * * * *	,	
*		الرياد المراجعة المراجعة		- 79	E <sub>3</sub>	
	n (1)	#.A		90		
70, V						
		110	No.		New York	
Ą	*	a a second		*.	*	Service of the servic
	•					: * <b>F</b>
167		A STATE OF THE STA	Ar Ar			·
\$	0.	X Africa		- %	* 2.	9. 9
1		A	7. 45 L			

# SYNCHRONOUSLY RECTIFYING CONVERTER

JP6343263 Patent number:

1994-12-13 Publication date:

TANAKA KIICHI; others: 02

Inventor:

SHINDENGEN ELECTRIC MFG CO LTD; others: Applicant:

Classification:

H02M3/28 - international:


- european:

Application number: JP19930148411 19930528

Priority number(s):

## Abstract of JP6343263

for rectifying smoothing a desired voltage pulse output from a rectifying FET 4, a diode 5, a choke coil 6, a capacitor 7, etc., PURPOSE: To obtain a synchronously rectifying converter in input voltage to a square wave pulse voltage to be applied to voltage. A source of the FET 4 is connected to an input side reverse current from the other DC power source when used which a synchronously rectifying FET is not operated by a a primary winding of a transformer 3, and a synchronously comprises a semiconductor switch 2 for converting a DC as a parallel connection with an other DC power source. of the coil 6, and a gate of the FET 4 is connected to an secondary winding of the transformer 3 to output a DC CONSTITUTION: A synchronously rectifying converter output side of the coil 6.





(19)日本国特許庁 (JP)

#### (12) 特 許 公 報(B2)

(11)特許番号

#### 第2963601号

(45)発行日 平成11年(1999)10月18日

(24)登録日 平成11年(1999)8月6日

(51) Int.Cl. <sup>6</sup>		識別記号		FΙ		•
H02M	3/28			H02M	3/28	F
			•			Ċ
						Т

請求項の数2(全 4 頁)

(21)出願番号	特願平5-148411	(73)特許権者	000002037
			新電元工業株式会社
(22)出顧日	平成5年(1993)5月28日		東京都千代田区大手町2丁目2番1号
		(73)特許権者	000004226
(65)公開番号	特開平6-343263		日本電信電話株式会社
(43)公開日	平成6年(1994)12月13日		東京都千代田区大手町二丁目3番1号
審査請求日	平成9年(1997)6月6日	(72)発明者	田中一僖一
田工工品の	( ),,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		埼玉県飯館市南町10番13号 新電元工業
	·		株式会社工場内
		(72)発明者	大島 正樹
		(12/25/14)	埼玉県飯能市南町10番13号 新電元工業
			株式会社工場内
		(7.4) (h.m. t	
	•	(74)代理人	弁理士 大塚 学
			n. v. t. Mi
		審査官	佐々木 一浩
		<b>\</b> '	最終頁に続く
		IS	

#### (54) 【発明の名称】 同期整流コンパータ

#### (57) 【特許請求の範囲】

【請求項1】 直流入力電圧をスイッチング素子により 矩形波パルス電圧に変換してトランスの1次側に印加し、そのトランスの2次側で取り出された所望の電圧パルスを、同期整流FET、ダイオード、チョークコイル、コンデンサ等により整流・平滑して直流電圧を出力する同期整流コンパータにおいて、前記同期整流FETのソースを前記チョークコイルの入力側に接続し、かつ前記同期整流FETのゲートを前記チョークコイルの出力側に接続するようにしたことを特徴とする同期整流コンパータ。

【請求項2】 直流入力電圧をスイッチング素子により 矩形波パルス電圧に変換してトランスの1次側に印加 し、そのトランスの2次側で取り出された所望の電圧パ ルスを、同期整流FET、ダイオード、チョークコイル およびコンデンサ等により整流・平滑して直流電圧を出力する同期整流コンバータにおいて、前記同期整流FE Tのソースを前記チョークコイルの入力側に接続し、かつ当該チョークコイルの出力側と前記トランスの2次側の他端との間に複数のダイオードを直列接続すると共に、その複数のダイオードの相互接続点を前記同期整流 FETのゲートに接続するようにしたことを特徴とする同期整流コンバータ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は同期整流コンバータの改良に関するもので、特に他の直流電源と並列接続して用いることのできる同期整流コンバータに関するものである。

[0002]

【従来の技術】従来、この種の同期整流回路を用いたD C-DCコンバータとしては、図3に示すように、直流 入力電源1の直流電圧を、半導体スイッチ2のスイッチ ング動作によって矩形波パルス電圧に変換し、この矩形 波パルス電圧をトランス3によって所望の電圧に変換し た後、同期整流素子(同期整流FET) 4 およびダイオ ード5の整流回路と、チョークコイル6およびコンデン サ7による平滑回路により整流・平滑して、その平均値 電圧として取り出すようにしている。前記した半導体ス イッチ2のスイッチング動作の制御は、この同期整流コ ンバータの出力電圧を検出する電圧検出制御回路8によ り、その検出状況に基づいて制御される。なお、通常の コンバータでは整流素子4,5はダイオードが用いられ るが、本発明の同期整流コンバータは、同期整流回路と して整流側のみを電界効果半導体スイッチ(FET)に 置き換えた片側同期整流方式の場合を対象とするもので ある。そして、このような同期整流コンバータは、その 負荷容量に応じられるよう小容量から大容量のものまで 多数の機種を取り揃え、負荷容量に対応した同期整流コ ンバータを選択して用いられるようにしている。

#### [0003]

【発明が解決しようとする課題】しかし、負荷容量に応じた同期整流コンパータを用意するということは、その機種数を多くすることであり、各機種毎に在庫を必要とすることになるため、設計、生産および物品管理の上から機種数の削減が望まれており、同一機種の並列接続による大容量負荷への対応が検討されているが、図3に示してある従来の同期整流コンパータを並列接続して用いる場合や、他の直流電源(電池等)を並列接続して用いる場合には、次ような問題が生ずる。

【0004】即ち、出力端子9、10に前述したように 同種の他の同期整流コンバータや、電池等の外部直流電 源11が並列接続されている場合において、この並列接 続された他の電源の方が、本同期整流コンバータの出力 電圧よりも相対的に電圧が高くなり、電圧検出制御回路 8がこれを検知して半導体スイッチ2の動作を停止させ た場合や、本同期整流コンバータがその保護装置の動作 等により電力供給を停止した場合には、出力端子9,1 0から外部直流電源11の電圧が供給されて、同期整流 FET4のゲートに印加されることになり、同期整流F ET4は導通状態が継続されることになる。これは、同 期整流素子としてFETを用いるとき、そのゲートのバ イアスがソース電位に対して正常であれば、この同期整 流FET4のドレインーソース間にはどちらの方向にも 電流が流れることができるので出力端子9,10から電 流は逆流入し、やがては破壊される可能性がある。本発 明は、出力端子9,10に並列接続される外部直流電源 1 1 の電圧が、本体の同期整流コンバータの出力電圧よ りも高い電圧になることなどによって、本同期整流コン バータが不動作状態になった場合においても、同期整流 FET4が外部直流電源11によってオン状態にならないようにした同期整流コンバータを提供するものである。

#### [0005]

【課題を解決するための手段】本発明による同期整流コンバータは、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換してトランスの1次側に印加し、そのトランスの2次側で取り出された所望の電圧パルスを、同期整流FET、ダイオード、チョークコイル、コンデンサ等により整流・平滑して直流電圧を出力する同期整流コンバータにおいて、前記同期整流FETのソースを前記チョークコイルの入力側に接続し、かつ前記同期整流FETのゲートを前記チョークコイルの出力側に接続するようにし、当該同期整流コンバータに並列接続される外部直流電源によっては前記同期整流FETが動作されないようにしたものである。

【0006】本発明による他の同期整流コンバータは、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換してトランスの1次側に印加し、そのトランスの2次側で取り出された所望の電圧パルスを、同期整流FET、ダイオード、チョークコイル、コンデンサ等により整流・平滑して直流電圧を出力する同期整流コンバータにおいて、前記同期整流FETのソースを前記チョークコイルの入力側に接続し、かつ当該チョークコイルの出力側と前記トランスの2次側の他端との間に複数のダイオードを直列接続すると共に、その複数のダイオードの相互接続点を前記同期整流FETのゲートに接続するようにし、当該同期整流コンバータに並列接続される外部直流電源によっては前記同期整流FETが動作されないようにしたものである。

#### [0007]

【実施例】図1は本発明の第1の実施例を示す回路図で あり、図3に示した従来例と同一部分は同一符号で表し ている。この実施例においては、同期整流FET4は、 負極性ラインに接続されているチョークコイル6の出力 側にそのゲートが接続されているので、本同期整流コン パータの2次側に正常な矩形波パルスが出力されていれ ば同期整流FET4は正常に動作するようになってい る。しかし、並列接続されている外部直流電源11の電 圧の方が本同期整流コンバータの出力電圧より相対的に 高くなったこと等により、本同期整流コンパータが動作 を停止した場合、外部直流電源11が出力端子9,10 に接続されていても、同期整流FET4はそのゲートに 正極性の電圧が印加されないため、外部直流電源111に よっては動作されないようになっている。従って、従来 の同期整流コンバータのように、同期整流FET4が外 部直流電源11によって破壊される恐れはまったくな

【0008】図2は本発明の第2の実施例を示す回路図であり、図1に示した第1の実施例と同一部分は同一符

رني

号で表している。図2の実施例は、同期整流FET4のゲートは、負極性ラインに接続されているチョークコイル6の出力側にダイオード12を介して接続すると共に、ダイオード5のカソード側に前記ダイオード12とは逆向きにダイオード13を接続したものである。即ち、負極性ラインに接続されたチョークコイル6の出力側とトランス3の2次側の正極性ラインとの間にダイオード12,13を直列接続すると共に、そのダイオード12,13の相互接続点を前記同期整流FET4のゲートに接続したものである。

【0009】従って、前述した図1に示した第1の実施 例では、本同期整流コンバータの動作時には、同期整流 用FET4のゲートに印加される電圧はチョークコイル 6に発生する正極性、負極性の両方の電圧が印加される が、この図2に示した第2の実施例では正極性の電圧だ けが印加され、負極性の電圧はダイオード12によって 阻止されて、この期間はダイオード13によるゲートの 放電によってゲート電圧は0に保たれるので、ゲートを 充放電する電荷量は大幅に減少し変換効率が向上する。 ただし、この実施例では、チョークコイル6に電圧が発 生していないときは同期整流FET4のゲート回路のイ ンピーダンスが高くなるので、抵抗14、ダイオード1 5を必要とする。なお、図1および図2に示した実施例 は、いずれもチョークコイル6を負極性ラインに接続し てあるが、同期整流FET4にpチャンネルのFETを 用いて、チョークコイル6を正極性ライン側に接続する ようにして、本発明を実施することも可能である。

#### [0010]

【発明の効果】以上説明したように本発明によれば、本

同期整流コンバータの同期整流FETは、トランスの2次側に生ずる矩形波パルス電圧によってのみ動作し、当該同期整流コンバータに並列接続された外部直流電源によっては同期整流FETが動作されないようにしたものであり、外部直流電源の並列接続運転を可能にし、特に同種の同期整流コンバータを負荷容量に応じて並列接続ができるようにしたもので、運転の安全性と共に、同期整流コンバータの機種の削減を図り得る効果を奏するものである。

#### 【図面の簡単な説明】

【図1】本発明による同期整流コンバータの第1の実施 例回路図である。


【図2】本発明による同期整流コンバータの第2の実施例回路図である。

【図3】従来の片側同期整流方式の同期整流コンバータの回路図である。


#### 【符号の説明】

- 1 直流入力電源
- 2 半導体スイッチ
- 3 電圧変換トランス
- 4 同期整流FET
- 5、12、13、15 ダイオード
- 6 チョークコイル
- 7 コンデンサ
- 8 電圧検出制御回路
- 9,10 出力端子
- 11 外部直流電源
- 14 抵抗


【図1】



【図3】



【図2】



#### フロントページの続き

(72) 発明者 村上 直樹

東京都千代田区内幸町一丁目1番6号

日本電信電話株式会社内

(58) 調査した分野 (Int. Cl. 6, DB名)

HO2M 3/28

· HO2M 7/21

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

#### (57) [Claim(s)]

[Claim 1] Change direct-current input voltage into a square wave pulse voltage by the switching element, and it is impressed by the primary transformer side. The electrical-potential-difference pulse of the request taken out by the secondary of the transformer is set by synchronous detection FET, diode, the choke coil, a capacitor, etc. to rectification and the synchronous detection converter which carries out smooth and outputs direct current voltage. The synchronous detection converter characterized by connecting the source of said synchronous detection FET to the input side of said choke coil, and connecting the gate of said synchronous detection FET to the output side of said choke coil. [Claim 2] Change direct-current input voltage into a square wave pulse voltage by the switching element, and it is impressed by the primary transformer side. The electrical-potential-difference pulse of the request taken out by the secondary of the transformer is set by synchronous detection FET, diode, the choke coil, a capacitor, etc. to rectification and the synchronous detection converter which carries out smooth and outputs direct current voltage. While connecting the source of said synchronous detection FET to the input side of said choke coil and carrying out series connection of two or more diodes between the other ends of the output side of the choke coil concerned, and the secondary of said transformer The synchronous detection converter characterized by connecting the Point of Interface of two or more of the diodes to the gate of said synchronous detection FET.

[Translation done.]

					. 4
	4				4.
					*
		1	5	*	
	* *				
					٠
	,		· ·		
				* * * * * * * * * * * * * * * * * * *	** *
•				*	9 9
•	X *	•	* **		
, e		×.		<i>(</i>	
	3	9	, and a second of the second o		
· .3				Section 2	
5.5			- 8		, 5
			4 3 2 1		
		10(2)	1	•	
		*			4
			*	*	( V, v)
	$\frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) \right) = \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( \frac{1}{2} \right) + \frac{1}{2} \left( 1$				
	<b>4</b>		i i	· · · · · · · · · · · · · · · · · · ·	1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1
	· · · · · · · · · · · · · · · · · · ·				
e .				er S. v.	
		3.		All air Ca	
			0	1 14 - 15	
			*•		n - n
4					
			*	•	
5	A Section 1			8	
	* <b>k</b> * .			0.00	
	Jahren Land			•, 0	
		44.		vi .	
		(4). (4).			
	(b)				
		1.			
			*		
:					, , , , , , , , , , , , , , , , , , ,
	*		,		
				•	
÷	÷ •		200 Z		ा । । ।
				*	- 1 - 0,
			4.5		
				With the second	1 3 A

\* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the synchronous detection converter which can carry out parallel connection to other DC power supplies and which can be used especially about amelioration of a synchronous detection converter.

[0002]

[Description of the Prior Art] After changing into a square wave pulse voltage and changing this square wave pulse voltage into the electrical potential difference of a request by the transformer 3 by the switching operation of a solid state switch 2, he makes direct current voltage of the direct-current input power 1 rectification and smooth by the rectifier circuit of the synchronous detection component (synchronous detection FET) 4 and diode 5, and the smoothing circuit by the choke coil 6 and the capacitor 7, and is trying to take it out as that average electrical potential difference conventionally, as a DC-DC converter using this kind of synchronous detection circuit, as shown in <u>drawing 3</u>. Control of the above mentioned switching operation of a solid state switch 2 is controlled by the electrical-potential-difference detection control circuit 8 which detects the output voltage of this synchronous detection converter based on that detection situation. In addition, by the usual converter, although diode is used, the synchronous detection converter of this invention is aimed at the case of the single-sided synchronous detection method which transposed only the rectification side to the electric field effect solid state switch (FET) as a synchronous detection circuit for rectifying devices 4 and 5. And such a synchronous detection converter has many models in stock from small capacity to a mass thing so that the load-carrying capacity may respond, it chooses the synchronous detection converter corresponding to load-carrying capacity, and is made to be used.

[0003]

[Problem(s) to be Solved by the Invention] However, preparing the synchronous detection converter according to loadcarrying capacity Although it is making [ many ] the number of models, and reduction of the number of models is desired from on a design, production, and goods management and the correspondence to the mass load by the parallel connection of the same model is considered since an inventory will be needed for every model When carrying out parallel connection of the conventional synchronous detection converter shown in drawing 3 and using it, or in carrying out parallel connection of other DC power supplies (cell etc.) and using them, degree problem [ like ] arises. [0004] Namely, as mentioned above in output terminals 9 and 10, when parallel connection of other synchronous detection converters of the same kind and external DC power supplies 11, such as a cell, is carried out, it sets. An electrical potential difference becomes [ the direction of this power source of the others by which parallel connection was carried out 1 more relative than the output voltage of this synchronous detection converter highly. When the electrical-potential-difference detection control circuit 8 detected this and actuation of a solid state switch 2 was stopped, or when this synchronous detection converter stops an electric power supply by actuation of the protective device etc. The electrical potential difference of external DC power supply 11 will be supplied from output terminals 9 and 10, it will be impressed by the gate of synchronous detection FET 4, and, as for synchronous detection FET 4, switch-on will be continued. If this has the normal bias of that gate to source potential when using FET as a synchronous detection component, since a current can flow in both of the directions between the drain-sources of this synchronous detection FET 4, from output terminals 9 and 10, back flow close [ of the current ] is carried out, and it may be \*\*\*\*\*\*(ed) soon. This invention offers the synchronous detection converter from which it was made for synchronous detection FET 4 not to be turned on by external DC power supply 11, when the electrical potential difference of external DC power supply 11 by which parallel connection is carried out to output terminals 9 and 10 turns into an electrical potential difference higher than the output voltage of the synchronous detection converter of a body,

P 0	, <del>, , , , , , , , , , , , , , , , , , </del>		Adequation recognition in the control of		. क्रांच्या कर कर केर	A PROBER NOTES OF STREET
				F se		
						· · · · · · · · · · · · · · · · · · ·
						% <b>€</b> /
						₹. ¶
at.						*
					4.	Y
47					* * * * * * * * * * * * * * * * * * * *	3,1
			4			
i'						
			Y			
34 fe			• v			
š.,	* * * *					
					* **	
4			1	n t	*	
					<b>.</b>	7. 1 (A)
				1		
				. Pr	7-	· · · · · · · · · · · · · · · · · · ·
	ž.	8.1		**		
				0. H		
			, A	* * *		(한민국) - 10년 - 11년 - 1
				i tan		
	* *		. Y .			¥8
	* * * * * * * * * * * * * * * * * * * *			Ŧ		
	** j. •,¶.					
, 30			e de la companya de Mandra de la companya		i in	8 1 2
			<b>5.</b>		7	(F)
		· · ·			- 1	
					J1 + 5	
				1-2-		· La de la
,						
			19.30	1441.) 1	, in the state of	· · · · · · · · · · · · · · · · · · ·
	<i>fu</i> ×	3				A + 2 - Table
		v ·* 1 · · · · · · · · · · · · · · · · ·	* * * * * * * * * * * * * * * * * * * *			
		*	S. 41		4,7 4	* 4
	ALCENTUM CONTRACTOR OF THE SECOND CONTRACTOR O			di tana ana		**************************************
					4	
			4.6	F		
	and the second s					
		" - Wil	ALTO-			
		* * *		# <u>*</u> *	96	
		- 1	es es	W.	4	
			* * * * * * * * * * * * * * * * * * * *	e V	6.44	
	⊕ <u>*</u> ×	, %.g. *				
			4		*	
	e grand			. *	•	
	e e					
	, i				in ag	X
				•		
	e e		*	e. '		¥ . *
	*		* la		N. f	
				٠, ٠		A 1
						Air.
					4	
			A Page	in landing of		in a second

and this synchronous detection converter changes into a non-actuation condition. [0605]

voltage into a square wave pulse voltage by the switching element, and impresses it to a primary transformer side. The electrical-potential-difference pulse of the request taken out by the secondary of the transformer is set by synchronous detection FET, diode, the choke coil, a capacitor, etc. to rectification and the synchronous detection converter which carries out smooth and outputs direct current voltage. The source of said synchronous detection FET is connected to the input side of said choke coil. And the gate of said synchronous detection FET is connected to the output side of said choke coil, and it is made for said synchronous detection FET not to operate depending on the external DC power supply by which parallel connection is carried out to the synchronous detection converter concerned. [0006] Other synchronous detection converters by this invention change direct-current input voltage into a square wave pulse voltage by the switching element, and impress it to a primary transformer side. The electrical-potential-difference pulse of the request taken out by the secondary of the transformer is set by synchronous detection FET, diode, the choke coil, a capacitor, etc. to rectification and the synchronous detection converter which carries out smooth and outputs direct current voltage. While connecting the source of said synchronous detection FET to the input side of said choke coil and carrying out series connection of two or more diodes between the other ends of the output side of the choke coil concerned, and the secondary of said transformer The Point of Interface of two or more of the diodes is connected to the gate of said synchronous detection FET, and it is made for said synchronous detection FET not to operate depending on the external DC power supply by which parallel connection is carried out to the synchronous detection converter concerned.

[Means for Solving the Problem] The synchronous detection converter by this invention changes direct-current input

[0007]

[Example] <u>Drawing 1</u> is the circuit diagram showing the 1st example of this invention, and the same part as the conventional example shown in <u>drawing 3</u> is expressed with the same sign. In this example, since that gate is connected to the output side of the choke coil 6 by which synchronous detection FET 4 is connected to negative polarity Rhine, if the normal square wave pulse is outputted to the secondary of this synchronous detection converter, synchronous detection FET 4 will operate normally. However, when the electrical potential difference of external DC power supply 11 by which parallel connection is carried out became high relatively from the output voltage of this synchronous detection converter and this synchronous detection converter suspends actuation, even if external DC power supply 11 are connected to output terminals 9 and 10, since, as for synchronous detection FET 4, the electrical potential difference of straight polarity is not impressed to the gate, it operates depending on external DC power supply 11. Therefore, there is no possibility of four synchronous detection FET that external DC power supply 11 may break, like the conventional synchronous detection converter.

[0008] <u>Drawing 2</u> is the circuit diagram showing the 2nd example of this invention, and the same part as the 1st example shown in <u>drawing 1</u> is expressed with the same sign. The example of <u>drawing 2</u> connects diode 13 to the reverse sense in said diode 12 at the cathode side of diode 5 while connecting the gate of synchronous detection FET 4 to the output side of the choke coil 6 connected to negative polarity Rhine through diode 12. That is, while carrying out series connection of the diodes 12 and 13 between straight polarity Rhine of the output side of the choke coil 6 connected to negative polarity Rhine, and the secondary of a transformer 3, the Point of Interface of the diodes 12 and 13 is connected to the gate of said synchronous detection FET 4.

[0009] Therefore, although the electrical potential difference of both the straight polarity which generates the electrical potential difference impressed to the gate of FET4 for synchronous detection in a choke coil 6, and negative polarity is impressed in the 1st example shown in <a href="mailto:drawing1">drawing1</a> mentioned above at the time of actuation of this synchronous detection converter Since only the electrical potential difference of straight polarity is impressed in the 2nd example shown in this <a href="mailto:drawing2">drawing2</a>, the electrical potential difference of negative polarity is prevented by diode 12 and gate voltage is kept at 0 by discharge of the gate according [ this period ] to diode 13 The amount of charges which carries out the charge and discharge of the gate decreases sharply, and its conversion efficiency improves. However, in this example, since the impedance of the gate circuit of synchronous detection FET 4 becomes high when the electrical potential difference has not occurred in a choke coil 6, resistance 14 and diode 15 are needed. In addition, although each example shown in <a href="mailto:drawing1">drawing1</a> and <a href="mailto:drawing2">drawing2</a> has connected the choke coil 6 to negative polarity Rhine, it is also possible to carry out this invention, as FET of p channels is used for synchronous detection FET 4 and a choke coil 6 is connected to a straight polarity line side.


[0010]

[Effect of the Invention] As explained above, according to this invention, the synchronous detection FET of this synchronous detection converter Operate only with the square wave pulse voltage produced in the secondary of a

	₹ <del>*</del> * * * * * * * * * * * * * * * * * *	1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		For processing	AL DEBUT TO SERVE PORTOR	
	<b>.</b> * 3.5			*		
		· 134.			<i>p</i>	4
				*	W.	· · · · · · · · · · · · · · · · · · ·
		. 4	Ç. 1		7	
	1.		± .			
		e e		4		
<b>A</b>				- <u>.</u> .		
. •	·- <b>ə</b> :			2		
			*.	• •		
		- ((	j.		·	
		- W	ar.			
A .		.,		- F.,		
* *			<b>3</b> 3 3 5 3		Supplied the supplied to	
			*: *: *: *: *: *: *: *: *: *: *: *: *: *		4	
					4"	
\	- <del></del>			ē.	()	
· ·		,	- * *	#** #		
1						
	**					
	1 . 2			•	(	
4 4 2	÷ 4.					
	• .		7	1	**	
; ;		¥ er €	±:			F
			* *		ing and a second	
			9	#	£. 2	16.
*		V <sub>e</sub> n / ·			*	*-
	- 4.	**			**************************************	
		- 4 , 2				3 ! .
•						
			1 90	100	- m- 1	
		·	•	ar ar		
			* *	į.	· · · · · · · · · · · · · · · · · · ·	
	in the state of th			•		
					1,	-4
	H (K)		**	*		***
		$\pi_{\overline{e}G}$	34			April 100
	. <b>.</b>				1	*
* **			* .			
		e et e		er en		1. 95
	7 k		AN.	** ** **		i* ‡
	3 4th 10 miles			* * * * * * * * * * * * * * * * * * *	*.	
			•		$\hat{\mathbf{L}}_{s}$	
	· ·		-0.0	(x)		
	, and the second second	in the second se				•
		*	J			ا د الو با
			- 4 - 1	1		- 40
•			· ·			41 1
			÷		· · · · · · · · · · · · · · · · · · ·	e. Alegaria

transformer, and it is made for synchronous detection FET not to operate depending on the external DC power supply by which parallel connection was carried out to the synchronous detection converter concerned. Parallel connection operation of external DC power supply is enabled, it is that to which the synchronous detection converter of the same kind was made to be made as for parallel connection according to load-carrying capacity especially, and the effectiveness that reduction of the models of synchronous detection converter can be aimed at with the safety of operation is done so.

[Translation done.]





#### \* NOTICES \*


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DRAWINGS**







[Translation done.]

